北京邮电大学 数字逻辑期末模拟试题1 -2
本科试题（一）
一、选择题（每小题2分，共20分。）
1．，A 、B 、C 取何值时，F ＝1（）。
A.011
B.100
C.101
D.000 2．下列三个数对应的十进制数最大的是（）。
A. (30)8
B. (10110)2
C. (00101000)8421
D.27 3．图1所示电路中描述错误的是（）。
A ．状态变化发生在CP 脉冲下降沿
B ．
C ． D.CP 脉冲下降沿输出状态翻转
4．二进制加法器自身（）。
A ．只能做二进制数加运算
B ．只能做8421BCD 码加运算
C ．A 和B 均可 D. 只能做补码加法运算
5．用方程式表示时序电路的逻辑功能，需（）。
A ．一个方程
B ．二个方程
C ．三个方程 D. 四个方程
6．五个D 触发器构成的扭环计数器，计数器的模是（）。
A ．10
B ．25
C ．5
D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（）。
A. B.
C. D. 8．判断以下三组VHDL 语言描述中（）意义相同。 A. z ＜= not X and not Y ；和 z ＜= not (X or Y)； B. z ＜= not (X or Y)；和 z ＜= not X or not Y ； C. z ＜= not X and Y ；和 z ＜= not (X and Y)；
D. z ＜= not X and not Y ；和 z ＜= not (X and Y)；
9. 多路选择器构成的数据总线是（）。
A. 双向的
B. 单向的
C. A 和B 都对
D.多路的
10．断电之后，能够将存储内容保存下来的存储器是（）。 A ．只读存储器ROM ； B ．随机存取存储器RAM ； C ．动态存取存储器DRAM D. SDRAM
珠海温泉御温泉
二、简答题（每小题5分，共15分）
1、化简（5分）
2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。（5分）。
3、画出01011序列检测器的状态转移图，X 为序列输入，Z 为检测输出。（序列不重叠）（5分）
C B A F ⊕⊕=n
1n Q Q =+n 1n Q Q =+)14,13,8,6(F m ∑=)13,9,8,6(F m ∑=)14,13,9,8,7,6(F m ∑=)5,2,1,0(F m ∑=C AB C B BC A AC F +++=
图3
三、综合分析题（15
四位二进制同步计数器
74LS163与3:8译码器74LS138
的连接电路如图4。
回答如下问题：
1.描述74LS138工作过程；
石京龙滑雪场2.描述74LS163的清零功能；
3.图4构成模几计数器？
4.画出图4计数器状态变化图；
5.图4任意进制计数器的什么方法？
（复位法、预置法）
四、组合电路设计（10旅客列车分为特快A ，直快同一时间内，开车信号控制电路。
1．定义输入和输出逻辑变量； 2．列出真值表；
3．根据卡诺图写出输出最简“与或”表达式； 4．用适当门电路设计该电路。
五、时序电路设计（15分）
设计一个计数器，在CLK
脉冲作用下 Q 3Q 2Q 1及输出Z 的波形如图5所示。 1．确定边沿触发的形式； 2．画状态转移图；
3．写状态转移表；
4．写状态方程、激励方程（D 触发器）
5．画出电路图。
六、硬件描述语言设计（
15分）
用VHDL 语言设计一个如图6
所示六段显示的驱动译码器。它是为了显示图6所示的六个符号中的一个，实线表示亮，虚线表示不亮（图中e 是垂直线，f 是水平线）。设计的器件有三个输入A 、B 、C 及六个输出a 、
b 、
c 、
浙江舟山旅游攻略
d 、
e 、
f 。图中表示的三位数是输入码，即译码器接收三位码，使适当的段亮。每一段的驱动电位是高电平。
写出完整的设计源程序。
七、分析题（10分）
某数字系统的结构如图7所示。 1.列出全部控制信号； 2.A 、B 、C 为何种器件？ 3.门1、2、3、4为何种门？
图4 东000
南001 西010 北011 +: 100 －: 101
图6
4.描述A+B→C的工作过程及控制信号的顺序；
5.画出A+B→C的ASM图。
本科试题（二）
一、选择题（每小题2分，共20分。）
1．=( )
A .
B B . A+B
C . 1
D .AB
2．同步时序电路和异步时序电路比较，其差异在于后者（） A . 没有稳定状态B . 没有统一的时钟脉冲控制 C . 输入数据是异步的D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（）。
A .( 10000011)2
B .(10100100)2
C . (1010011)2
D . (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（）。
A . ab 接地，a=b 接地
B . ab 接高电平，a=b 接高电平
C . ab 接高电平，a=b 接地
D . ab 接地，a=b 接高电平
5．N 个触发器可以构成能寄存（）位二进制数码的寄存器。
A. N
B. 2N
C. 2N
D. N 2
6．时序电路中对于自启动能力的描述是（）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
B . 无效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
C . 有效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
D . 有效状态自动进入有效循环，称为具有自启动能力。
7．数字系统的设计需要用到ASM 图，它是设计（）的重要工具。 A . 运算器B . 寄存器C .控制器D . 存储器
8．四位超前进位加法器74LS283提高了工作速度，原因在于（）。 A . 各位的进位是快速传递的B . 它是四位串行进位加法器 C . 内部具有四个全加器D . 各位的进位是同时形成的
9. ispLSI 系列器件是（）的高密度PLD 产品。 A . 基于与或阵列结构B . 基于或阵列结构 C . 基于全译码结构D . 基于可编程数字开关
10. 设计一个存储器，其地址线有14条（A 0~A 13）、数据线有D 0~D 7。现有芯片32K×8 、8K×2、14K×4、16K×4。确定正确方案为（）。
A . 14K×4 二片
B . 8K×2 八片
C . 32K×8 一片
D . 16K×4 四片
二、组合逻辑分析（10分）
可控函数发生器如图1所示，其中C 1、C 2
为控制端，A 和B 为输入变量，F 为输出变量。 1. 写出输出函数F(A,B,C 1,C 2)的逻辑表达式； 2. 当C 1、C 2的取值如表4，写出F 与A 、B
的逻辑关系填入表4中。
)D C B (B )B A (A F ++++=
表4
三、时序电路分析（
十进制同步计数器
74LS162改变模值的连接电 路如图2。CO 是进位输出信
号，当Q D Q C Q B Q A =1001时，CO=1。
回答如下问题：
昆明国旅1. 图3构成模几计数器？
乐山大佛游览路线
2. 状态变化过程是什么？
3. 图3采用了中规模集成计数器 构成任意进制计数器的什么方法？ （复位法、预置法）
四、组合电路设计（10分）
设计一个能判断某同学是否结业的逻辑电路，参加四门考试，规定如下： ☆政治及格得1分不及格得0分 ☆理化及格得2分不及格得0分 ☆英语及格得3分不及格得0分 ☆数学及格得4分不及格得0分
若总得分为6分以上（包括6分）就可结业。要求： 1．定义输入和输出逻辑变量； 2．列出真值表；
3．根据卡诺图写出输出最简“与或”表达式； 4．用适当门电路设计该电路。
五、时序电路设计（12分）
设计一个1011序列检测器(序列不重叠)，X 为输入信号，Z 为输出信号。 1．画状态转移图；
2．确定最少用几个D 触发器； 3．写状态转移表；
4．写状态方程、激励方程、输出方程。
六、硬件描述语言设计（14分）
采用VHDL 语言设计一个计数监视电路图38421BCD 码十进制计数器处于计数状态，当其计数值能被2整除时，该监视电路输出1，否则输出0。 图3
写出完整的设计源程序。
法国的英文八、小型控制器设计（14分）
某数字系统的ASM图如图4所示，设计多路选择器型控制器电路。
1.列出状态转移真值表；Array
2.写出多路选择器MUX的
输入表达式；
3.写出控制命令Z1、
Z2、Z3的表达式；
4.画出控制电路图。
图4
